پاورپوینت الکترونیک دیجیتال منطق CMOS

دانلود پاورپوینت الکترونیک دیجیتال منطق CMOS بررسی الکترونیک دیجیتال منطق CMOS پاورپوینت جامع و کامل الکترونیک دیجیتال منطق CMOS کاملترین پاورپوینت الکترونیک دیجیتال منطق CMOS پکیج پاورپوینت الکترونیک دیجیتال منطق CMOS مقاله الکترونیک دیجیتال منطق CMOS تحقیق الکترونیک دیجیتال منطق CMOS

دانلود پاورپوینت الکترونیک دیجیتال منطق CMOS

دانلود پاورپوینت الکترونیک دیجیتال منطق CMOS
بررسی الکترونیک دیجیتال منطق CMOS
پاورپوینت جامع و کامل الکترونیک دیجیتال منطق CMOS
کاملترین پاورپوینت الکترونیک دیجیتال منطق CMOS
پکیج پاورپوینت الکترونیک دیجیتال منطق CMOS
مقاله الکترونیک دیجیتال منطق CMOS
تحقیق الکترونیک دیجیتال منطق CMOS
دسته بندی پاورپوینت
فرمت فایل ppt
حجم فایل 66 کیلو بایت
تعداد صفحات فایل 90

نوع فایل: پاورپوینت (قابل ویرایش)

 قسمتی از متن پاورپوینت :

 

تعداد اسلاید : 90 صفحه

الکترونیک دیجیتال منطق CMOS مقدمه منطق CMOS مهمترین خانواده مدرات منطق بشمار میرود. این منطق از اینرو Complementary نامیده میشود که در آن به تعداد مساوی از ترانزیستورهای n-channel و p-channel استفاده شده است که بصورت مکمل هم کار میکنند.
مزیت غیر قابل رقابت آن در توان مصرفی بسیار ناچیز ترانزیستورها در حالت ایستاست. همچنین قابلیت مجتمع سازی بسیار بالا و سرعت زیاد آن باعث شده تا در اغلب وسایلی که از باتری استفاده میکنند نظیر کامپیوترهای قابل حمل و گوشی های تلفن همراه از این تکنولوژی استفاده شود. منطق CMOS یک تابع f(a,b,…x) را میتوان با استفاده دو مدار متمم مطابق شکل مقابل پیاده سازی نمود.
بازای ترکیب مورد نظر ورودی ها فقط یکی از مدارات pull up و یا pull down فعال شده و باعث میشود تا خروجی به منبع تغذیه و یا زمین وصل شود.
در منطق CMOS برای ساختن مدارات pull up از ترانزیستور های نوع p و برای ساختن مدارات pull down از ترانزیستور های نوع n استفاده میشود.

مع کننده CMOS گیت های پایه پیاده سازی تابع مع کننده CMOS یک مع کننده CMOS از یک ترانزیستور افزایشی NMOS و یک ترانزیستور افزایشی PMOS تشکیل میشود.
بازای ورودی VIN=0 ترانزیستور n قطع بوده و ترانزیستور p در ناحیه خطی است. لذا خروجی در منطق یک قرار گرفته و برابر است با VDD
بازای ورودی VIN=VDD ترانزیستور n در ناحیه خطی قرار گرفته و ترانزیستور p قطع است. لذا خروجی صفر است.
در هر دو حالت جریانی که از منبع کشیده میشود بسیار ناچیز و در حد جریان نشتی ناحیه قطع ترانزیستور است از اینرو توان مصرفی این گیت بسیار کم است.
اندازه هر ترانزیستور 1/10 ترانزیستور دو قطبی و 1/500 اندازه مقاومت است لذا امکان مجتمع سازی این وسیله بسیار زیاد است.
تاخیر گیت های CMOS امروزی در حد یپکوثانیه است.
تنها نقطه ضعف آنها تغذیه مدارات بیرونی است که از این لحاظ تکنولوژی دوقطبی هنوز بر CMOS برتری دارد. مشخصه انتقال ولتاژ وقتی ورودی مدار مقابل کمتراز Vt باشد ترانزیستور n قطع بوده و ترانزیستورp در ناحیه خطی خود عمل خواهد نمود. درنتیجه
VOH=VDD
با افزایش ورودی ترانزیستور n در ناحیه اشباع و ترانزیستور p در ناحیه خطی قرار میگیرد.
شرط اشباع ترانزیستور n برابر است با:
اگر این شرط برقرار باشد جریانی که از منبع کشیده میشود برابر با جریان اشباع ترانزیستور nخواهد شد:


مشخصه انتقال ولتاژ ولتاژ خروجی از رابطه زیر بدست می آید که در آن VDSPO ولتاژی منفی است.


بنابراین:

از آنجائیکه مقدار Vout از قبل معلوم نیست بعد از بدست آمدن آن باید شرایط اشباع ترانزیستور n و خطی بودن ترانزیستورp دوباره چک شود.
مشخصه انتقال ولتاژ با افزایش ولتاژ ورودی VIN ترانزیستور p نیز اشباع میشود. شرط اشباع هر دو ترانزیستور عبارت است از:

با اشباع هر دو ترانزیستور تعیین منحنی مشخصه انتقال بدون دانستن پارامترهای مدولاسیون کانال امکانپذیر نیست. یک راه ممکن درونیابی بین دو ناحیه مجاور منحنی مشخصه است. مشخصه انتقال ولتاژ با قرار گرفتن ترانزیستور n در ناحیه خطی و p در ناحیه اشباع جریان منبع برابر با جریان ترانزیستور p خواهد بود و خروجی برابر با VDS ترانزیستور n خواهد شد.
شرط اشباع ترانزیستور p و خطی بودن ترانزیستور n برابر است با:
تحت این شرایط داریم: مشخصه انتقال ولتاژ با نزدیک شدن ورودی به VDD ترانزیستور p قطع خواهد شد.

در این حالت جریان منبع صفر شده و خروجی نیز برابر صفر میشود.
ملاحظه میشود که میزان نوسان خروجی برابر با ولتاژ VDD خواهد شد. این خاصیت عملکرد rail-to-rail گیت CMOS نامیده میشود که ویژگی مهمی برای آن بشمار میرود. خلاصه منحنی مشخصه مثال تاخیر انتشار برای تخمین تاخیر انتشار گیت مع کننده مقابل فرض میشود که تغییر در ورودی بصورت پله ای باشد.
برای محاسبه t PHL فرض کنید که در لحظه t=0 ورودی از صفر به VDD تغییر کند. ترانزیستور n در لحظه t=0+ اشباع بوده و تا رسیدن خروجی به VDD-VT در اینحالت باقی میماند. در این زمان یک جریان ثابت از ترانزیستور n عبور خواهد نمود.


این ترانزیستور با رسیدن خروجی به مقدار
خطی میشود.


وقتی خروجی از VDD-VT کمتر میشود ترانزیستور n وارد ناحیه خطی خود میشود.
در این ناحیه میتوان ترانزیستور را با مقاومتی مدل نمود .

 


توجه: متن بالا فقط قسمت کوچکی از محتوای فایل پاورپوینت بوده و بدون ظاهر گرافیکی می باشد و پس از دانلود، فایل کامل آنرا با تمامی اسلایدهای آن دریافت می کنید.

 

دانلود پاورپوینت الکترونیک دیجیتال منطق CMOS

دانلود پاورپوینت آزمون های کنترل کیفی دستگاههای رادیوگرافی دیجیتال

دانلود پاورپوینت تبدیل آنالوگ به دیجیتال

دانلود پاورپوینت الکترونیک دیجیتال منطق CMOS

دانلود پاورپوینت امضای دیجیتال، فناوری نوین امنیت اطلاعات در فرایند های کسب و کار

دانلود پاورپوینت مدیریت سازمانهای دیجیتالی در سیستمهای اطلاعات مدیریت

دانلود مقاله ترجمه شده بررسی قیمت گذاری و هماهنگی در زنجیره تامین با در نظرگرفتن سرقت برای کالاهای دیجیتال

دانلود مبانی نظری و پیشینه تحقیق کتابخانه های دیجیتال

ترانزیستور ,cmos ,منطق ,n ,میشود ,ناحیه ,منطق cmos ,ترانزیستور n ,الکترونیک دیجیتال ,دیجیتال منطق ,ترانزیستور p ,پاورپوینت الکترونیک دیجیتال ,مشخصه انتقال ولتاژ ,منبع کشیده میشود ,برای ساختن مدارات

مشخصات

آخرین مطالب این وبلاگ

آخرین ارسال ها

آخرین جستجو ها

طرفداران کارتون فوتبالیست ها sabaaa1 My English School All my art وبسایت فرهنگی مذهبی ابن تیهان دوره ی 36 safeaval دانلود فایل های کمیاب مدرسه صفایی یک شمیم عشق